github.com/YosysHQ.yosys
1
0
Fork 0
mirror of synced 2026-01-24 19:42:18 +00:00
Code Issues Releases Wiki Activity
YosysHQ.yosys/kernel
History
Clifford Wolf 3b796c033c Add RTLIL::Const::ext[su](), fix RTLIL::SigSpec::extend_u0 for 0-size signals 
Signed-off-by: Clifford Wolf <clifford@clifford.at>
2019-03-23 14:38:48 +01:00
..
bitpattern.h
…
calc.cc
…
cellaigs.cc
…
cellaigs.h
…
celledges.cc
…
celledges.h
…
celltypes.h
…
consteval.h
…
cost.h
…
driver.cc
…
hashlib.h
…
log.cc
…
log.h
…
macc.h
…
modtools.h
…
register.cc
…
register.h
…
rtlil.cc
…
rtlil.h
…
satgen.h
…
sigtools.h
…
utils.h
…
yosys.cc
…
yosys.h
…