Clifford Wolf 6cd5b8b76b Merge pull request #679 from udif/pr_syntax_error ...

More meaningful SystemVerilog/Verilog parser error messages

2018-10-25 13:18:59 +02:00

..

asicworld

…

bram

…

errors

…

fsm

…

hana

…

memories

…

realmath

…

sat

…

share

…

simple

…

smv

…

sva

…

svinterfaces

…

techmap

…

tools

…

unit

…

various

…

vloghtb

…