Claire Wolf f38d76efbf Bugfix in partsel.v signed indices test cases ...

Signed-off-by: Claire Wolf <claire@symbioticeda.com>

2020-05-02 11:21:01 +02:00

..

.gitignore

…

aes_kexp128.v

…

always01.v

…

always02.v

…

always03.v

…

arraycells.v

…

arrays01.v

…

arrays02.sv

…

attrib01_module.v

…

attrib02_port_decl.v

…

attrib03_parameter.v

…

attrib04_net_var.v

…

attrib05_port_conn.v.DISABLED

…

attrib06_operator_suffix.v

…

attrib07_func_call.v.DISABLED

…

attrib08_mod_inst.v

…

attrib09_case.v

…

carryadd.v

…

constmuldivmod.v

…

constpower.v

…

defvalue.sv

…

dff_different_styles.v

…

dff_init.v

…

dynslice.v

Add dynamic slicing Verilog testcase

2020-03-31 11:51:31 -07:00

fiedler-cooley.v

…

forgen01.v

…

forgen02.v

…

forloops.v

…

fsm.v

…

generate.v

…

graphtest.v

…

hierarchy.v

…

hierdefparam.v

…

i2c_master_tests.v

…

implicit_ports.v

…

localparam_attr.v

…

loops.v

…

macros.v

…

mem2reg.v

…

mem_arst.v

Make SV2017 compliant courtesy of @wsnyder

2019-12-12 07:34:07 -08:00

memory.v

…

multiplier.v

…

muxtree.v

…

omsp_dbg_uart.v

…

operators.v

…

param_attr.v

…

paramods.v

…

partsel.v

Bugfix in partsel.v signed indices test cases

2020-05-02 11:21:01 +02:00

process.v

…

realexpr.v

…

repwhile.v

…

retime.v

…

rotate.v

…

run-test.sh

Use command -v rather than which

2019-09-03 00:57:32 +01:00

scopes.v

…

signedexpr.v

…

sincos.v

…

specify.v

…

subbytes.v

…

task_func.v

…

undef_eqx_nex.v

…

usb_phy_tests.v

…

values.v

…

vloghammer.v

…

wandwor.v

…

wreduce.v

…

xfirrtl

…