Oliver Keszöcze fc56978703 Check DREG attribute ...

The DSP48E1 implementation checked the wrong attribute (i.e. CREG) to initialize the D input register. This PR fixes 3680

2023-02-17 17:54:41 +01:00

..

achronix

…

anlogic

…

common

…

coolrunner2

…

easic

…

ecp5

…

efinix

…

fabulous

…

gatemate

…

gowin

…

greenpak4

…

ice40

…

intel

…

intel_alm

…

machxo2

…

nexus

…

quicklogic

…

sf2

…

xilinx

…

.gitignore

…