1
0
mirror of https://github.com/rzzzwilson/pymlac.git synced 2025-06-10 09:32:41 +00:00
Files
rzzzwilson.pymlac/pymlac/good_test_shift_rotate.trace
2015-05-20 19:02:17 +07:00

113 lines
3.5 KiB
Plaintext

pymlac pymlac 0.1 trace
Bootstrap ROM set to PTR
File 'test_shift_rotate.ptp' mounted on PTR
Running from address 000040
Imlac halted
Trace set to (000100, None)
Running from address 000100
DPC Display PC Main Regs
------ ------------- ------ -------------- -----------------------
000100 STL L=1 AC=177777
000101 LWC 00001 L=1 AC=177777
000102 SAL 00001 L=1 AC=177776
000103 SAM 00316 L=1 AC=177776
000105 LSN L=1 AC=177776
000107 CLL L=0 AC=177776
000110 LWC 00001 L=0 AC=177777
000111 SAL 00002 L=0 AC=177774
000112 SAM 00317 L=0 AC=177774
000114 LSZ L=0 AC=177774
000116 LWC 00001 L=0 AC=177777
000117 SAL 00003 L=0 AC=177770
000120 SAM 00320 L=0 AC=177770
000122 LAC 00321 L=0 AC=100001
000123 SAL 00001 L=0 AC=100002
000124 SAM 00322 L=0 AC=100002
000126 LAC 00321 L=0 AC=100001
000127 SAL 00002 L=0 AC=100004
000130 SAM 00323 L=0 AC=100004
000132 LAC 00321 L=0 AC=100001
000133 SAL 00003 L=0 AC=100010
000134 SAM 00324 L=0 AC=100010
000136 LSZ L=0 AC=100010
000140 STL L=1 AC=100010
000141 LWC 00001 L=1 AC=177777
000142 SAR 00001 L=1 AC=177777
000143 SAM 00325 L=1 AC=177777
000145 LSN L=1 AC=177777
000147 CLL L=0 AC=177777
000150 LWC 00001 L=0 AC=177777
000151 SAR 00002 L=0 AC=177777
000152 SAM 00326 L=0 AC=177777
000154 LSZ L=0 AC=177777
000156 LWC 00001 L=0 AC=177777
000157 SAR 00003 L=0 AC=177777
000160 SAM 00327 L=0 AC=177777
000162 LAC 00330 L=0 AC=077777
000163 SAR 00001 L=0 AC=037777
000164 SAM 00331 L=0 AC=037777
000166 LAC 00330 L=0 AC=077777
000167 SAR 00002 L=0 AC=017777
000170 SAM 00332 L=0 AC=017777
000172 LAC 00330 L=0 AC=077777
000173 SAR 00003 L=0 AC=007777
000174 SAM 00333 L=0 AC=007777
000176 CLL L=0 AC=007777
000177 LAC 00334 L=0 AC=100000
000200 RAR 00001 L=0 AC=040000
000201 SAM 00335 L=0 AC=040000
000203 LSZ L=0 AC=040000
000205 CLL L=0 AC=040000
000206 LAC 00334 L=0 AC=100000
000207 RAR 00002 L=0 AC=020000
000210 SAM 00336 L=0 AC=020000
000212 LSZ L=0 AC=020000
000214 CLL L=0 AC=020000
000215 LAC 00334 L=0 AC=100000
000216 RAR 00003 L=0 AC=010000
000217 SAM 00337 L=0 AC=010000
000221 LSZ L=0 AC=010000
000223 STL L=1 AC=010000
000224 LAC 00334 L=1 AC=100000
000225 RAR 00001 L=0 AC=140000
000226 SAM 00340 L=0 AC=140000
000230 LSZ L=0 AC=140000
000232 STL L=1 AC=140000
000233 LAC 00334 L=1 AC=100000
000234 RAR 00002 L=0 AC=060000
000235 SAM 00341 L=0 AC=060000
000237 LSZ L=0 AC=060000
000241 STL L=1 AC=060000
000242 LAC 00334 L=1 AC=100000
000243 RAR 00003 L=0 AC=030000
000244 SAM 00342 L=0 AC=030000
000246 LSZ L=0 AC=030000
000250 CLL L=0 AC=030000
000251 LAW 00003 L=0 AC=000003
000252 RAR 00001 L=1 AC=000001
000253 SAM 00343 L=1 AC=000001
000255 LSN L=1 AC=000001
000257 STL L=1 AC=000001
000260 LAW 00003 L=1 AC=000003
000261 RAR 00001 L=1 AC=100001
000262 SAM 00344 L=1 AC=100001
000264 LSN L=1 AC=100001
000266 CLL L=0 AC=100001
000267 LAC 00345 L=0 AC=100001
000270 RAL 00001 L=1 AC=000002
000271 SAM 00347 L=1 AC=000002
000273 LSN L=1 AC=000002
000275 STL L=1 AC=000002
000276 LAC 00345 L=1 AC=100001
000277 RAL 00001 L=1 AC=000003
000300 SAM 00350 L=1 AC=000003
000302 LSN L=1 AC=000003
000304 STL L=1 AC=000003
000305 LAC 00346 L=1 AC=000001
000306 RAL 00001 L=0 AC=000003
000307 SAM 00350 L=0 AC=000003
000311 LSZ L=0 AC=000003
000313 HLT L=0 AC=000003
Imlac halted