tests: remove -seq 1 from sat with -tempinduct where possible

* When used with -tempinduct mode, -seq <N> causes assertions to be
  ignored in the first N steps. While this has uses for reset modelling,
  for these test cases it is unnecessary and could lead to failures
  slipping through uncaught

tests/svtypes/typedef_initial_and_assign.ys

@@ -11,4 +11,4 @@ logger -expect warning "reg '\\var_19' is assigned in a continuous assignment" 1
 read_verilog -sv typedef_initial_and_assign.sv
 hierarchy; proc; opt; async2sync
 select -module top
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/svtypes/typedef_struct_port.ys

@@ -1,6 +1,6 @@
 read_verilog -sv typedef_struct_port.sv
 hierarchy; proc; opt; async2sync
 select -module top
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all
 select -module test_parser
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/various/const_arg_loop.ys

@@ -4,4 +4,4 @@ proc
 opt -full
 select -module top
 async2sync
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/various/const_func.ys

@@ -5,4 +5,4 @@ flatten
 opt -full
 select -module top
 async2sync
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/various/countbits.ys

@@ -5,4 +5,4 @@ flatten
 opt -full
 select -module top
 async2sync
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/various/param_struct.ys

@@ -48,4 +48,4 @@ endmodule
 EOF
 hierarchy; proc; opt
 async2sync
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/verilog/atom_type_signedness.ys

@@ -16,4 +16,4 @@ endmodule
 EOT
 hierarchy; proc; opt; async2sync
 select -module dut
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/verilog/int_types.ys

@@ -5,4 +5,4 @@ flatten
 opt -full
 async2sync
 select -module top
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/verilog/mem_bounds.ys

@@ -4,4 +4,4 @@ flatten
 opt -full
 select -module top
 async2sync
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all -enable_undef
+sat -verify -tempinduct -prove-asserts -show-all -enable_undef

tests/verilog/param_no_default.ys

@@ -5,4 +5,4 @@ flatten
 opt -full
 async2sync
 select -module top
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/verilog/parameters_across_files.ys

@@ -18,4 +18,4 @@ flatten
 opt -full
 async2sync
 select -module top
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/verilog/typedef_across_files.ys

@@ -21,4 +21,4 @@ proc
 opt -full
 async2sync
 select -module top
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/verilog/typedef_legacy_conflict.ys

@@ -35,4 +35,4 @@ flatten
 opt -full
 async2sync
 select -module top
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/verilog/unbased_unsized.ys

@@ -5,4 +5,4 @@ flatten
 opt -full
 async2sync
 select -module top
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all

tests/verilog/unbased_unsized_shift.ys

@@ -5,4 +5,4 @@ flatten
 opt -full
 async2sync
 select -module top
-sat -verify -seq 1 -tempinduct -prove-asserts -show-all
+sat -verify -tempinduct -prove-asserts -show-all