Natalia ed64df737b Add -on/-off modes to debug pass

2026-01-15 12:07:26 -08:00

..

dynamic_part_select

…

.gitignore

…

abc9.v

…

abc9.ys

…

abstract_init.ys

…

abstract_initstates.ys

…

abstract_state.ys

…

abstract_value.ys

abstract: test -slice for all modes, -rtlilslice for -init

2025-02-25 00:18:16 +01:00

aiger2.ys

…

aiger_dff.ys

…

async.sh

…

async.v

…

attrib05_port_conn.v

…

attrib05_port_conn.ys

…

attrib07_func_call.v

…

attrib07_func_call.ys

…

autoname.ys

…

blackbox_wb.ys

…

box_derive.ys

…

bufnorm_opt_clean.ys

…

bug1496.ys

Remove references to ilang

2024-11-05 12:36:31 +13:00

bug1531.ys

…

bug1614.ys

…

bug1710.ys

…

bug1745.ys

…

bug1781.ys

…

bug1876.ys

…

bug2014.ys

…

bug3462.ys

Add test for bug 3462

2022-08-29 10:10:09 +02:00

bug3515.v

…

bug3515.ys

…

bug3879.ys

…

bug4082.ys

…

bug4865.ys

…

bug4909.ys

…

cellarray_array_connections.ys

…

celledges_shift.ys

…

check_2.ys

check: Extend testing

2024-03-11 10:45:17 +01:00

check_3.ys

…

check_4.ys

…

check.ys

…

chformal_check.ys

…

chformal_coverenable.ys

…

chparam.sh

…

clk2fflogic_effects.sh

…

clk2fflogic_effects.sv

…

const_arg_loop.sv

…

const_arg_loop.ys

…

const_func_block_var.v

…

const_func_block_var.ys

…

const_func.sv

…

const_func.ys

…

constant_drive_conflict.ys

…

constcomment.ys

…

constmsk_test.v

…

constmsk_test.ys

…

constmsk_testmap.v

…

countbits.sv

…

countbits.ys

…

cutpoint_blackbox.ys

…

cutpoint_whole.ys

…

debugon.ys

…

deminout_unused.ys

…

design1.ys

…

design2.ys

…

design_equal_fail.ys

…

design_equal_pass.ys

…

design.ys

…

dynamic_part_select.ys

Add torture test for (* nowrshmsk *) stride optimization

2024-01-10 20:28:36 +01:00

elab_sys_tasks.sv

…

elab_sys_tasks.ys

…

equiv_assume.ys

…

equiv_make_make_assert.ys

…

equiv_opt_multiclock.ys

…

equiv_opt_undef.ys

…

exec.ys

…

fib_tern.v

…

fib_tern.ys

…

fib.v

…

fib.ys

…

formalff_declockgate.ys

…

fsm-arst.ys

…

func_port_implied_dir.sv

…

func_port_implied_dir.ys

…

gen_if_null.v

…

gen_if_null.ys

…

global_scope.ys

…

gzip_verilog.v.gz

…

gzip_verilog.ys

…

help.ys

…

hierarchy_defer.ys

…

hierarchy_generate.ys

…

hierarchy_param.ys

…

hierarchy.sh

…

ice40_mince_abc9.ys

…

integer_range_bad_syntax.ys

…

integer_real_bad_syntax.ys

…

json_escape_chars.ys

…

json_scopeinfo.ys

…

keep_hierarchy.ys

…

lcov.gold

…

lcov.v

…

lcov.ys

…

logger_cmd_error.sh

…

logger_error.ys

…

logger_fail.sh

…

logger_nowarning.ys

…

logger_warn.ys

…

logger_warning.ys

…

logic_param_simple.ys

…

mem2reg.ys

…

memory_word_as_index.data

…

memory_word_as_index.v

…

memory_word_as_index.ys

…

muxcover.ys

…

muxpack.v

…

muxpack.ys

…

param_struct.ys

…

peepopt_formal.ys

…

peepopt.ys

…

plugin.cc

…

plugin.sh

…

pmgen_reduce.ys

…

pmux2shiftx.v

…

pmux2shiftx.ys

…

port_sign_extend.v

…

port_sign_extend.ys

…

primitives.ys

…

printattr.ys

…

rand_const.sv

…

rand_const.ys

…

reg_wire_error.sv

…

reg_wire_error.ys

…

rename_scramble_name.ys

…

rename_unescape.ys

…

rename_wire_move_to_cell.ys

…

rtlil_signed_attribute.ys

…

rtlil_z_bits.ys

…

run-test.sh

…

scopeinfo.ys

…

scratchpad.ys

…

script.ys

…

setundef.sv

…

setundef.ys

Fix setting bits of parameters in setundef pass

2024-11-08 17:03:08 +01:00

sformatf.ys

…

shregmap.v

…

shregmap.ys

Remove Xilinx test

2019-08-22 16:18:07 -07:00

signed.ys

…

signext.ys

…

sim_const.ys

…

specify.v

…

specify.ys

…

splitnets.ys

…

src.ys

…

sta.ys

…

stat_area_by_width.lib

…

stat_hierarchy.ys

…

stat_high_level2.ys

…

stat_high_level.ys

testcases

2025-08-16 09:40:03 +02:00

stat.ys

…

struct_access.sv

…

struct_access.ys

…

sub.v

…

submod_extract.ys

…

submod.ys

…

sv_defines_dup.ys

…

sv_defines_mismatch.ys

…

sv_defines_too_few.ys

…

sv_defines.ys

…

sv_implicit_ports.sh

…

svalways.sh

…

tcl_apis.tcl

…

tcl_apis.v

…

tcl_apis.ys

…

timeest.ys

…

wrapcell.ys

…

wreduce2.ys

…

wreduce.ys

…

write_gzip.ys

…

xaiger.ys

…